公众号记得加星标⭐️，第一时间看推送不会错过。
人们对大型语言模型（LLM）的热情高涨，正推动着人工智能规模数据中心的爆炸式增长。新建的数据中心和规划中的数据中心似乎如雨后春笋般涌现。伴随这种建设热潮而来的是巨大的压力，人们需要更高的计算能力、更低的单次推理能耗以及更高的机架级可靠性。
能够提供如此高性能的服务器主板依赖于GPU、AI加速器和CPU。这些设备已经从单个单芯片发展成为采用先进封装技术组装的多芯片系统。如今，催生多芯片系统的压力也正促使这些组件变得更大、更热、更复杂。
对于这些系统级封装 (SiP) 而言，数据中心运营商所关心的性能特征（带宽、延迟、功耗和可靠性）越来越不是由芯片本身决定，而是由承载、互连和冷却芯片的先进封装技术决定。
这种压力迫使先进封装技术拿出可信的路线图，以支持更多的芯片、更高的速度，并持续控制热问题和机械问题。
岔路口
随着路线图逐渐清晰，我们越来越清楚地认识到，通往更强大未来的道路并非只有一条。相反，我们正面临一个岔路口，前方有几条截然不同的分支。每条分支都有其自身的优势和劣势。每条分支都会影响系统划分以及后续GPU、加速器和CPU的供应链。系统设计人员必须了解各种选择，并在设计规划初期就做出考虑封装因素的决策。
本文对比了目前涌现出的四个极具竞争力的发展方向：
1、扩展 CoWoS。
2、过渡到 CoPoS，它是 CoWoS 的面板级扇出演化版本。
3、推出玻璃芯面板基板。
4、采用芯片-晶圆-平台-PCB（CoWoP）技术，无需有机基板。
我们不会寻找唯一的赢家，而是会研究每个选项可能适用的场景，以及设计团队如何在生态系统发展过程中保持选择的灵活性。
CoWoS：已验证，但仍有局限性
如今，采用HBM技术的多芯片AI加速器主要基于晶圆衬底上的芯片（CoWoS）工艺构建。硅中介层在300毫米晶圆上采用传统的前端和后端工艺制造。该中介层提供高密度重分布层（RDL），用于在逻辑芯片和多个HBM堆叠层之间建立数千个细间距连接，以及用于将电源和信号传输至有机衬底的硅通孔（TSV）。
流程很简单：芯片被放置并键合到中介层晶圆上，晶圆被切割成大型矩形中介层，圆形边缘的废料区域被丢弃。然后，芯片-中介层组件被安装在高性能有机基板上——通常基于味之素增厚膜（ABF）——该基板用作粗焊层，并提供连接到PCB的焊球：顶部的散热片和冷却装置完成整个堆叠结构。
这种架构自然而然地产生了三种互连方式：
1、片上布线速度极快且密度很高。
2、硅中介层上的互连速度稍慢，密度也较低。
3、有机基板和PCB中的布线速度相对较慢且稀疏。
系统架构师需要权衡这些领域——在芯片之间划分功能，并决定哪些信号留在芯片上、哪些信号穿过中介层或哪些信号穿过基板——以满足带宽、延迟和功耗目标。
CoWoS技术已投入生产多年，被认为是一项成熟且低风险的技术。它是当今大多数旗舰级AI加速器和高端网络ASIC的基础。然而，首要的限制因素是中介层尺寸。在主流的CoWoS-S方案中，中介层的尺寸受限于光罩的曝光面积。目前的产品支持最大可达光罩尺寸三倍的中介层，约为2700平方毫米。超过这个大约2700平方毫米的范围，则需要更复杂的方案，例如CoWoS-L或CoWoS-R，这会增加工艺复杂性和成本。
第二个限制因素是几何形状。我们需要从圆形晶圆上切割出大块的矩形芯片。即使经过精心的芯片拼接，晶圆边缘区域仍有相当一部分无法用作可用的中介层。实际上，只有大约三分之二的理论晶圆面积能够转化为大尺寸、高质量的中介层芯片。
最终得到的这项技术功能卓越，但资本密集且产能有限。代工厂已投入巨资提高CoWoS的产量，但人工智能加速器和其他多芯片系统的需求仍在不断增长。对许多项目而言，问题不在于CoWoS在技术上是否适用，而在于它能否以合适的产量、可接受的成本和令人满意的进度交付。
CoPoS：另一条道路
一种拟议的后续技术是芯片封装在基板上的面板封装（CoPoS），这是一种面板级扇出封装技术。从概念上讲，CoPoS 将 CoWoS 的理念扩展到矩形面板而非圆形晶圆。根据供应商和工艺的不同，目前路线图上的面板尺寸范围约为 300 × 300 毫米到 500 × 500 毫米。
从系统角度来看，主要优势在于面积利用率。大型矩形器件可以自然地平铺在矩形面板上，其死区面积远小于圆形晶圆。对于接近 CoWoS-S 极限的超大型 AI 封装而言，这额外的可用面积可以直接转化为每个载体上更多的封装，以及每平方毫米“有效”中介层或扇出区域更低的成本。
基于有机或玻璃载体的面板工艺已经实现了线间距在 3–5 µm 范围内的重分布层，并且研发工作正朝着更精细的几何尺寸迈进。虽然这还不如最先进的硅中介层布线那样激进，但如果精心选择凸点间距和界面宽度，对于许多基于逻辑的 HBM 拓扑结构来说已经足够了。
权衡之处在于成熟度。CoPoS 需要新的工具、新的材料处理方法和新的良率学习。公开的路线图和行业报告显示，试点生产线预计将在本十年中期投入使用，而大规模生产则预计在本十年末期实现。这使得 CoPoS 成为一种中期选择：对于需要大扇出面积且能够将产品发布窗口与该时间表相匹配的设计而言，它具有吸引力；但对于近期高风险的旗舰产品而言，它目前还无法直接替代。
玻璃芯面板：基材升级
与此同时，基板行业正在研发玻璃芯面板基板。与有机芯材相比，玻璃具有以下几个吸引人的特性：
1、优异的尺寸稳定性和较低的翘曲度，有助于大尺寸面板的对齐和产量。
2、低介电损耗，对于多千兆比特和数十千兆比特链路意义重大。
3、核心两侧可采用细间距 RDL，并可通过玻璃通孔 (TGV) 连接它们。
设备和材料供应商已公布了玻璃基板的路线图，其线宽/间距正逐步缩小至微米级，面板尺寸也与面板级扇出尺寸类似。实际上，玻璃芯材可以将类似中介层的布线密度引入基板本身。
对于系统和芯片设计人员而言，玻璃材质开启了多种应用场景：
1、通过将更多布线转移到玻璃芯中，减少或消除某些 2.5D 组件中对单独的硅中介层的需求。
2、在玻璃核心上结合面板级扇出，可以构建非常大的 AI 或网络封装，而不会使 CoWoS-S 超出其舒适范围。
3、在封装级别上为芯片、SerDes 或射频功能启用低损耗、高频路径。
玻璃芯并非免费升级。它需要不同的成型工艺、处理和加固方式，以及新的检测策略。现有的有机芯生产线已基本摊销完毕，对许多产品而言仍具有吸引力。实际上，玻璃芯很可能首先出现在高端、带宽需求最高的系统中，然后随着产量增长和成本下降，逐步推广到更广泛的市场。
CoWoP:
Collapsing Package and Board
在四种方案中，芯片封装在晶圆上并置于平台PCB上（CoWoP）是最具颠覆性的。与将硅中介层或扇出组件安装在有机封装基板上不同，CoWoP 将整个结构直接连接到高密度印刷电路板上（图3）。ABF或BT基板从堆叠结构中消失。
为了实现这一点，PCB必须变得更像基板。这需要线宽/间距在15-20微米范围内的超高密度互连（Ultra-HDI）板，需要多次层压工艺，以及精心设计的材料来控制翘曲和热膨胀系数（CTE）。这与目前主流的服务器主板相比还有很大的提升空间，但随着PCB技术的进步，这并非遥不可及。
如果CoWoP技术能够在直接安装到电路板上的大型中介层或扇出组件上实现稳定的良率，那么它将带来显而易见的优势：更少的层数、更少的组装步骤，以及更短的从芯片到系统的路径。此外，它还能将更多的价值和创新机会转移到PCB制造商手中，从而有可能改变先进封装供应链的结构。
CoWoP的风险在于，它将多个极具挑战性的问题——精细PCB制造、大尺寸电路板的平整度、大电流供电以及先进的检测技术——压缩到一个单一且高度集成的解决方案中。目前，它仍更接近概念和早期演示阶段，而非大规模生产阶段。设计人员应将其视为一种长期选择，而不是CoWoS或CoPoS的直接替代方案。
选择道路，没有单一的赢家
鉴于这些不同的选择，人们很容易问哪一种会“胜出”。但更现实的观点是，这四种选择将共存，各自服务于不同的市场领域：
1、当必须最大限度地降低进度和技术风险时，CoWoS 仍然是旗舰级 AI 加速器和高端网络 ASIC 的默认选择。
2、当面板级流程在生产中得到验证且产能到位时，CoPoS 对于超大型、高带宽封装就具有吸引力。
3、玻璃芯面板可作为基板的升级途径，在某些应用中可以补充或部分取代硅中介层。
4、一旦超高密度互连PCB制造和检测技术成熟，CoWoP最终可能会为批量系统提供一条简化、经济高效的途径。
大多数公司不会把所有赌注都押在单一业务上。相反，它们会进行业务多元化布局：
1、在面板级替代方案明确准备就绪之前，产品堆栈的顶端仍将使用 CoWoS。
2、中端加速器和专用数据中心芯片更早地迁移到 CoPoS 或玻璃芯基板，在这些芯片中，封装成本比绝对互连密度更为关键。
3、一旦电路板生态系统能够支持，边缘人工智能、消费电子和汽车产品就会探索类似 CoWoP 的流程，利用更简单的组装和更薄的堆叠。
设计团队实用指南
随着生态系统的演变，建筑师和实体设计师可以通过一些务实的措施来减少未来的痛苦：
接口设计应考虑封装特性，但不要局限于特定封装：平面图、凸点图和接口间距的设计应同时支持基于中介层和面板级基板，而无需完全返工。避免仅适用于单一工艺的假设。
尽早模拟多种堆叠方案：CoWoS、CoPoS、玻璃芯和CoWoP 各自都会改变热路径、机械性能和供电网络。对几种候选堆叠方案进行系统级分析，可以在最终确定封装方案之前，揭示哪些方案可行以及真正的瓶颈可能在哪里。
在整个供应链中建立并维护良好的关系：晶圆代工厂、OSAT厂商、基板制造商、面板制造商和PCB供应商的发展速度各不相同。产能获取和早期信息往往比产品路线图上的品牌标识更为重要。广泛的合作伙伴网络能够让设计团队在技术和需求不断变化时拥有更大的灵活性。
先进封装不再仅仅是后端细节，而是系统架构、成本结构和产品上市时间的核心组成部分。好消息是，我们的选择越来越多，而不是越来越少。如果我们能在设计时充分考虑这些选择，并保持路线图的灵活性，那么即将到来的岔路口将成为我们实现差异化的契机，而不是阻碍创新的瓶颈。
*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。
今天是《半导体行业观察》为您分享的第4371内容，欢迎关注。
加星标⭐️第一时间看推送
求推荐
嘉正网提示：文章来自网络，不代表本站观点。
